반도체 소프트웨어

요약 5. 배리어 고급 본문

CPU Architecture/ARM Memory Model & Barrier

요약 5. 배리어 고급

반도체 소프트웨어 엔지니어 2024. 1. 26. 11:21
  1. 멀티코어 시스템에서 배리어
    • 여태까지는 싱글코어 기준 배리어 설명이었음
    • 메모리주소에 저장된 값이 다른 core에서도 동기화될수있는지는 중요함
  2. 멀티코어시스템에서 데이터 동기화 문제
    • 각 cpu코어에서 처리한 메모리를 동일하게 사용할 수 있는지
    • 여러 cpu 코어에서 명령어가 실행되어서 순서가 꼬이지 않는지
      예시) DMB ISH: 한 코어에서 업데이트한 메모리를 다른 코어에서도 동기화된채로 사용하도록 해주는 명령어
  3. shareability Domain 과 배리어
    • shareability Domain: 멀티코어 환경에서 배리어 명령어의 적용 범위를 정의하는 것
    • 배리어 명령어에 Qualifier 옵션을 줘서 배리어가 적용되는 범위를 결정
    • Qualifier 옵션 종류
      • SY: Full System 적용
      • OSH: Outer Shareable 적용
      • ISH: Inter Shareable 적용
  4. 결론
    • 멀티코어시스템에서는 코어간 메모리 공유, 명령어 실행 순서에 대한 동기화 이슈가 발생한다.
    • 위 사항까지 고려하여 배리어 기법을 적용하기 위해서는 shareability Domain도 고려해야한다.
    • 보통 DMB ISH가 많이 쓰인다.
    • 이것도 만약 그 어셈블리어 루틴이 자주 실행되는거면 무조건 SY로 설정하면 효율떨어지므로 고민해야한다.
  5. 배리어 예시
    • inline 함수는 심볼생성안하고 어셈블리어로 치환됨
    • 멀티코어 동작 방식을 이해하기 위한 추가 영상이 필요해 유튜브 등
    • 스핀락, 시스템 레지스터 설정 등에 배리어가 많이 사용됨
    • 스핀락은 cpu 아키텍처에 의존적이며 여러 어셈블리어로 구성되어있음
    • isb실행하면 그 기준으로 아래 명령어들은 파이프라인에서 flush해버림
    • 만약 isb실행안시키면 mmu 폴트, 크래시가 발생
    • 배리어 명령어에 <qual> 설정안해주면 Full System으로 자동 적용됨

 

출처: 인프런, "Arm 아키텍처: 메모리 모델과 배리어", https://inf.run/5b8vH

'CPU Architecture > ARM Memory Model & Barrier' 카테고리의 다른 글

요약 4. 배리어(Barrier)  (0) 2024.01.26
요약 3. 노멀 메모리  (1) 2024.01.26
요약 2. MMIO(Memory Mapped I/O)  (1) 2024.01.26
요약 1. 메모리 모델 개요  (0) 2024.01.26