반도체 소프트웨어

캐시 접근 속도, 대역폭, 단위 용량 등 성능 차이가 뚜렷한 두 계층 사이에서 지역성을 활용해 자주 활용되거나 인접한 자료를 잠시 저장(일반적인 개념) 캐시를 소프트웨어나 하드웨어로 구현 ex) 리눅스커널의 슬랩 캐시, 프로세서의 링크레지스터 캐시, 브랜치 캐시 고속으로 동작하는 static RAM 캐시 디자인 원칙 캐시에서 원하는 데이터를 어떻게 찾을지(캐시 hit) 캐시에서 원하는 데이터가 없으면 어떻게 처리할지(캐시 miss) 캐시의 성능은 어떻게 최적화할지 캐시를 배우는 이유 고급 시스템 소프트웨어 개발자가 되기 위한 기본 지식: 난제 이슈 해결의 실마리 캐시 설정 방식은 시스템 성능에 영향을 줌: TLB miss, 캐시 세부 동작 방식 설정 memory corruption 이슈를 디버깅하기 위한..

멀티코어 시스템에서 배리어 여태까지는 싱글코어 기준 배리어 설명이었음 메모리주소에 저장된 값이 다른 core에서도 동기화될수있는지는 중요함 멀티코어시스템에서 데이터 동기화 문제 각 cpu코어에서 처리한 메모리를 동일하게 사용할 수 있는지 여러 cpu 코어에서 명령어가 실행되어서 순서가 꼬이지 않는지예시) DMB ISH: 한 코어에서 업데이트한 메모리를 다른 코어에서도 동기화된채로 사용하도록 해주는 명령어 shareability Domain 과 배리어 shareability Domain: 멀티코어 환경에서 배리어 명령어의 적용 범위를 정의하는 것 배리어 명령어에 Qualifier 옵션을 줘서 배리어가 적용되는 범위를 결정 Qualifier 옵션 종류 SY: Full System 적용 OSH: Outer S..

메모리 리오더링의 사이트 이펙트(노멀 메모리에서 ARM 코어 최적화)에 의한 소프트웨어 버그를 예방하기 위한 기법 ARM 아키텍처는 명령어 실행 순서를 보장하는 배리어 제공 DMB(data memory barrier): 메모리 엑세스 순서 보장 메모리 머지(연속 메모리 접근), 리오더링들에 의해 명령어 순서가 바뀌는 것을 방지하기 위해 사용 예를 들면 CPSR셋팅 등으로 실행 흐름이 변경될수있는 명령어라면 실행 순서가 바뀌면 안되며 이럴때는 배리어 사용해줘야함 STR, LDR에만 적용 가능. 즉 메모리 엑세스 명령어에만 적용됨 DMB (qual: 배리어 명령어 실행 범위 제한) DSB(data synchronizatinon barrier): 메모리 리오더링과 명령어 리오더링을 함께 방지하는 기능(DMB ..

ARM아키텍처에서는 노멀 메모리 타입을 캐싱이 되는 영역으로 정의 명령어를 실행하거나 이 과정에서 처리되는 데이터나 코드 영역(코드 섹션 등) 일반적인 프로그램이 동작하는 메모리 영역 노멀 메모리 타입 영역의 동작 방식 머지 엑세스 연속된 메모리 공간에 접근하는 2개 이상의 명령어를 한번에 처리 성능 향상을 위한 프로세서 기법 소프트웨어 버그의 원인이기도 함 스페큘레이션 엑세스 소프트웨어에서 자주 접근하는 데이터를 예측해 미리 로딩하는 동작 패턴 인식과 같은 알고리즘을 활용 리오더링 엑세스 ARM프로세서는 명령어 간 의존성이 없는 경우 명령어 순서를 바꿔 처리하기도함 프로세서의 성능 향상 소프트웨어 버그의 원인이기도 함 메모리 리오더링 성능을 더 키우기 위한 프로세서의 설계 방식 ARM프로세서 내부에서 ..

MMIO 기본 동작 각 I/O 디바이스의 포트가 물리 주소에 연결 각 I/O 디바이스의 레지스터를 물리 주소를 통해 접근 DRAM R/W을 통해서 I/O PORT 제어 가능(load, store 등 간단한 인터페이스로 엑세스) cat /proc/iomem 으로 MMIO 물리 주소 확인 가능 main peripherals의 주소를 r/w하면 soc내의 ip, 페리페럴을 제어할 수 있는것 각 offset 0x1마다 32, 64bit 데이터를 기록할 수 있는것 디바이스 메모리 MMIO로 접근하는 주소 메모리 모델 중 하나 페리페럴 제어하기 위해 사용하는 메모리 영역 특징 캐시에서 처리 안됨 스페큘레이션 엑세스 안함(예측처리) 디바이스 메모리 속성(임베디드 시스템 설계에 따라, 필요에 따라 디바이스 메모리에 다..

메모리 구성, 메모리 어떻게 처리되는지에 대한 설계 ARM사에서 사용하는 용어 메모리타입 분류 normal memory 일반적인 시스템 소프트웨어 개발시에 사용하는 메모리 방식 메모리 접근 순서 등 추가 작업을 ARM 코어가 진행 device memory(mmio) Soc ip, block을 설정하기 위해 사용하는 메모리 방식 추가 작업진행안하고 IP에만 접근해서 작업 진행 메모리맵 메모리 영역을 속성별로 분류한 메모리 지도 리눅스 커널에서 디바이스 트리로 메모리 맵 속성 지정 프로젝트초반에 메모리 맵을 설정(각 코드별 HEAP, CODE, 데이터 사이즈를 측정) kernel data,code 및 app data,code 영역 cacheable이라는 것이 nomale memory로 처리되는 것 메모리 리..

개요 함수 호출은 ARM 코어 도움을 받아야 가능 BL 이후 복귀할 주소를 하드웨어적으로 x30(LR)에 업데이트 RET 명령어 실행하면 x30 값이 PC로 업데이트 스택 오버플로우, 스택 CORRUPTION이 발생하면 디버깅시에 스택 콜 스택 조차 제대로 확인하지 못할 수 있다 AAPCS 관련 레지스터 sp 스택포인터 사용중인 프로세스의 스택 위치 저장 익셉션 레벨별로 sp 레지스터 존재 X30: 링크 레지스터 x0-x7: 함수 전달 인자 X0: 함수반환 스택 푸시 명령어 STP(store pair of registers): 베이스 레지스터(피연산자)가 가리키는 값을 기준으로 지정된 레지스터를 주소에 저장 두 개 레지스터를 주소에 저장하는 기본적인 기능 수행 -> 베이스 레지스터가 sp이면 스택에 푸시..

AAPCS(ARM Architecture Procedure Call Standard): 함수 호출을 위한 세부 규칙 calling convention, 함수호출규약 이라고도 부름 CPU관점에서 함수는 서브루틴(독립적으로 실행되는 소프트웨어 모음) 함수 호출 동작은 cpu 아키텍처 도움 받아야 가능(c언어에서 지원하는 기능 X) AAPCS 내용 함수 호출시 레지스터를 어떻게 사용하는지 함수 반환시 return 구문을 통해 값을 어떻게 반환하는지 함수 호출시 스택을 어떻게 사용하는지 AAPCS를 잘알아야하는 이유 실전 프로젝트에서 디버깅을 잘하기위한 기반 지식 모든 코드는 프로세스 스택 공간에서 실행 지역변수는스택공간에 저장 프로그램 근본 동작 원리 파악: CPU동작하는 방식을 이해하기 위한 초석 AAPCS..

인터럽트 컨트롤러 개요 인터럽트를 통합해서 CPU에게 전달하는 모듈 외부 I/O 디바이스는 인터럽트를 통해 CPU와 인터페이싱 외부 I/O장치(센서, 키보드, USB)를 CPU가 다양한 방식으로 제어하는데 이 중 인터럽트가 가장 많이 활용됨 soc, mcu 업체는 제품개발업체가 다양한 외부 디바이스가 인터럽트를 통해 mcu, soc와 통신할 수 있도록 인터럽트 컨트롤러를 구성해 칩을 설계!! 너는 그러한 soc, mcu가 들어간 타겟 보드나 그런 보드와 센서를 통해서 어떤 결과물을 만들어보는게 좋겠다. 아두이노 라즈베리파이 이런거 말고 인터럽트 컨트롤러 기본 구조 여러 I/O 디바이스가 올려준 인터럽트를 받아 IRQ, FIQ로 CPU에 전달하는 역할 수행 설정된 인터럽트의 우선순위를 기준으로 적절한 AR..

익셉션: ARM코어가 명령어를 처리하다가 예외 사항이 발생할때 이를 처리하는 방식 (익셉션을 통해서 실행 흐름을 바꾼다고 볼 수도있다, 모드 전환) 익셉션이 발생하면 익셉션 종류별로 지정된 익셉션 벡터로 프로그램 카운터가 분기 익셉션 벡터 주소가 0x80바이트 단위로 정렬되므로 ARMv7과는 다르게, 익셉션 벡터 주소에서 익셉션을 처리할 수 있는 여러 명령어를 실행 익셉션 종류를 계층구조로 변환 Synchronous 와 asynchronous로 큰 카테고리를 분류하고, 하위 카테고리로 익셉션 유발 인자를 익셉션 클래스로 정의 익셉션 분류 체계 synchronous 타입: 공통적으로 어셈블리 명령어 실행과정에서 발생 asynchronous 타입: 외부 인터럽트, 외부 메모리 데이터 어보트가 원인 ESR_E..