Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
Tags
- Arm 아키텍처: 메모리 모델과 배리어
- BSP
- ARM 아키텍처: 메모리모델과 배리어
- yocto
- udemy
- Kernel
- arm
- 시스템 소프트웨어 개발을 위한 ARM 아키텍처의 구조와 원리
- 코멘토
- 코멘토실무PT
- 빌드 시스템
- ARM 아키텍쳐: 메모리 모델과 배리어
- 실무PT후기
- 인프런
- Arm 아키텍처: 캐시
Archives
- Today
- Total
목록CPU Architecture/ARM Cache (1)
반도체 소프트웨어

캐시 접근 속도, 대역폭, 단위 용량 등 성능 차이가 뚜렷한 두 계층 사이에서 지역성을 활용해 자주 활용되거나 인접한 자료를 잠시 저장(일반적인 개념) 캐시를 소프트웨어나 하드웨어로 구현 ex) 리눅스커널의 슬랩 캐시, 프로세서의 링크레지스터 캐시, 브랜치 캐시 고속으로 동작하는 static RAM 캐시 디자인 원칙 캐시에서 원하는 데이터를 어떻게 찾을지(캐시 hit) 캐시에서 원하는 데이터가 없으면 어떻게 처리할지(캐시 miss) 캐시의 성능은 어떻게 최적화할지 캐시를 배우는 이유 고급 시스템 소프트웨어 개발자가 되기 위한 기본 지식: 난제 이슈 해결의 실마리 캐시 설정 방식은 시스템 성능에 영향을 줌: TLB miss, 캐시 세부 동작 방식 설정 memory corruption 이슈를 디버깅하기 위한..
CPU Architecture/ARM Cache
2024. 1. 27. 11:12